摩尔定律是英特尔创始人之一戈登·摩尔（Gordon Moore）提出的。内容是：集成电路中可容纳的晶体管数量每24个月翻一番；经常提到的“ 18个月”来自英特尔公司的大卫·豪斯（David House）预测，每18个月，该芯片的性能将提高一倍。
在突破摩尔定律的道路上，台积电和三星等半导体公司不断突破各种工艺，例如8纳米，6纳米和4纳米。英特尔是一家半导体公司，根据摩尔定律限制先进工艺的持续发展，而这些“花”却是在他看来，纳米数“仅是商业行为的考虑”。
1.遵循英特尔的摩尔定律：“停止玩数字游戏”。根据摩尔定律，半导体必须在18-24个月内将集成晶体管的数量增加一倍。
过去，“数字时代”是指还采访了工业技术研究院电子与光电系统研究所所长吴志毅。他指出，过去过程的命名是基于门的长度，但是由于已经过了10纳米，因此该区域的面积逐渐缩小。
在新节点上，缩小和实现上一代增长的两倍的难度大大增加了。 。
因此，公司在命名时不再遵循过去的方法，而更像是一种“先打电话，先赢”的感觉。当然，我们必须最终返回到晶体管密度和芯片性能。
谢承儒表示，不宜简单地使用简化数字来与不同制造商的不同工艺技术竞争。在“英特尔架构日”中，谢承儒于昨天（15）举行，让数字为自己说话。
与上一代的14nm晶体管密度4467万相比，10nm晶体管的密度增加了2.26倍，达到10078万。以台积电的7nm为例，10nm晶体管的密度高于上一代10nm晶体管的密度。
1.6倍的增长约为9120万。以这种方式，应该容易理解为什么外界总是比较“ Intel的10nm等于TSMC的7nm”。
此外，谢成儒还分享了新发布的CPU“ Tiger lake”中使用的10nm SuperFin工艺。通过添加“鳍”来增强该过程的性能。
在FinFET（鳍式晶体管）中。因此，与10nm相比，性能提高了20％，但是由于额外的“鳍状”，所以需要10nm。
在体系结构的设计中，面积略有增加，但是英特尔解释说，如何选择取决于客户对产品的需求，无论产品是“区域”还是“区域”。或“性能”例如，移动设备可能更关注芯片面积。
英特尔10纳米SuperFin工艺2。不仅依赖该工艺，而且还取决于芯片的性能。
“团队战”。谢成儒还进一步指出，不同芯片代工厂的不同制造工艺不能再用简化的数字进行比较，除非因为行业没有通用的命名标准，不宜简单地简化不同芯片代工厂的工艺技术。
制造商进入数字竞争。同时，他还认为“外界过于关注单个项目的比较”。
在英特尔看来，可用于运行的芯片包括六个创新技术支柱：工艺和封装，XPU架构，内存，互连架构，安全性和软件。谢成如说，外界过于关注进程的数量，却忽略了其他影响。
例如，具有良好的架构设计无疑将有助于终端设备中芯片的性能，并且该过程不能“支持骨干网”。或者，当芯片所需的技术由外部代工厂生产时，英特尔的作用是使用良好的封装技术，以使这些不同的芯片更顺畅地通信并获得良好的性能。
3.外包不是一项糟糕的技术！英特尔做出最有效的决策。外界也很好奇。
今年7月，首席执行官鲍勃·斯旺（Bob Swan）的“外包” （外包），谢承儒解释说，站在英特尔的立场上，未来的考虑将更加全面。如果其他人拥有比英特尔更好的技术，他们还将考虑是否委托他人制造。
这部分不仅是成本方面的考虑，而且还可能包括产品发布（上市时间）的速度。英特尔台湾分公司发言人郑志成以离散GPU为例。
当一个
