随着音频集成电路向更精细的工艺规模发展，在同一块高密度数字电路硅片上设计高性能模拟电路变得更加困难，并且集成成本效益下降。
因此，音频系统架构师正在将音频信号链的模拟部分进一步推向输出和输入端，并进行数字连接。
如图1所示，传统的音频信号链中有麦克风，前置放大器，模数转换器（ADC），数模转换器（DAC），输出放大器和扬声器。
它们通过模拟信号连接。
。
然而，随着模拟电路被推到信号链的边缘，更多的数字接口将出现在信号链的集成电路之间。
DSP通常是数字连接的。
一般而言，换能器和放大器仅具有模拟接口，但是现在它们还包括数字接口功能。
目前，集成电路设计人员正在将换能器中的ADC，DAC和调制器集成到信号链的另一端，因此无需在印刷电路板（PCB）上放置任何模拟音频信号并减少信号。
chain中的设备数。
图2显示了完整的数字音频信号链的示例。
数字音频数据传输有许多标准。
可以使用多种格式来实现同一PCB上的IC之间的通信，例如I2S（IC间音频），TDM（时分多路复用）和PDM（脉冲时分多路复用）格式。
其他音频格式主要用于通过电缆（例如S / PDIF和以太网AVB）在不同印刷电路板之间进行数据连接。
本文的重点是IC之间数字音频格式的区别，优点和缺点。
如果选择的音频组件与数字接口不匹配，则不必要地会使系统设计复杂化。
在选择组件之前了解不同接口的优缺点将有助于提高组件选择的效率，并确保最有效地实施信号链。
IC间音频（12S）是最常用的数字音频格式，用于集成电路之间的音频数据传输。
飞利浦半导体公司（现为NXP半导体公司）于1986年推出了12S标准。
该格式于1996年进行了修订。
该接口首次在CD播放器的设计中广泛使用，现在几乎可以在涉及数字音频的任何应用程序中看到集成电路之间的数据转换。
大多数音频ADC，DAC，DSP和采样率转换器以及某些微控制器都具有I2S接口。
I2S总线将使用三条信号线进行数据传输：帧时钟，位时钟和数据线。
接收IC，发送IC甚至单个时钟主控IC可以生成两个时钟，具体取决于系统架构（图3）。
具有I2S端口的集成电路通常可以设置为主模式或从模式。
除非在设计的信号链中使用采样率转换器，否则系统通常只有一个I2S主设备，以避免数据同步问题。
对于这些信号，飞利浦标准将单词选择命名为WS，将时钟命名为SCK，将数据命名为SD。
但是，电路制造商似乎很少在其IC数据表中使用这些名称。
字选择也称为LRCLK，其意为“左/右时钟”，而SCK也称为BCLK，其指的是位时钟，或SCLK，其为串行时钟。
IC串行数据引脚的名称因电路供应商而异，甚至同一供应商的产品名称也不同。
根据对音频IC数据表的快速调查，SD信号也可以称为SDATA，SDIN，SDOUT，DACDAT，ADCDAT或这些名称的其他变体，具体取决于数据引脚是输入还是输出。
I2S数据流可以典型的比特时钟速率传输一个或两个数据通道，典型的比特时钟速率在512 kHz（对应于8 kHz采样率）和12.288 MHz（对于192 kHz采样率）之间。
数据字的长度通常为16、24或32位。
对于小于32位的数据字长度，帧长度通常为64位，并且未使用的位由发送IC驱动为低电平。
某些IC仅支持I2S，每个立体声音频帧最多具有32位或48位时钟，尽管这种情况很少见。
如果使用这种类型的IC，则系统设计人员必须确保连接另一端的设备也支持这些位时钟速率。
图2 IC设计人员正在将换能器中的ADC，DAC和调制器集成到信号链的另一端，从而无需在PCB上布置模拟音频信号，并减少了信号链中的组件数量。
该图是完整的数字音频信号的示例
