在去年6月举行的IEEESymposiumonVLSI技术会议上，IMEC演示了基于N14工艺开发的单片集成CFET器件。因为N / P更紧凑，所以与通过“顺序方法”制备的CFET相比，“单片方法”更易于制造。
准备好的CFET具有较低的寄生电阻（REF）和电容（CEFF），从而提高了性能。 IMEC相信，这项技术将成为1nm集成电路制造工艺的解决方案。
研究背景先进的集成电路是按照摩尔定律发展的，晶体管的尺寸将定期缩小。但是，过程结构将始终接近其物理极限。
当晶体管结构达到其不断缩小的物理极限时，需要新的器件。该结构满足了更高性能和更小晶体管的需求。
例如，在28nm节点之后，平面CMOS工艺转换为FinFET三维器件工艺。当前的FinFET到达5nm节点，GAA环形栅极晶体管即将引入三星和台积电的生产线。
。对于5nm以下的技术节点，目前有各种晶体管结构的研究模型。
其中，最有前途的结构包括垂直堆叠的纳米片堆叠结构，叉子片*结构和CFET *结构。共同点是，他们先构建一个平面结构，然后再构建它。
垂直结构。在CFET的制备过程中，目前分为顺序集成和单片集成。
在“顺序方法”中，nFET和pFET在同一晶片上制造；例如，nFET和pFET在同一晶片上制造。而在“整体方法”中， NFET，pFET，NFET，pFET，NFET和pFET在分开的晶片上制造并“键合”，从而可以针对该器件优化每个器件的制造过程。
根据比利时IMEC提出的技术路线，他们基于自己开发的N14FinFET工艺开发并准备了CFET，并通过“单芯片方法”在12英寸晶圆上实现了样品的片上演示。处理，并与“顺序方法”进行比较。
比较数据。发表了相关结果，标题为“ 300mm Wafers上的3DComplementaryFET（CFET）的FirstMonolithicIntegration”。
于2020年6月举行并于12月发布的2020 IEEESymposiumon VLSI Technology大会上发表。来自IMEC研究中心和以色列新星半导体公司的S. Subramanian，M。
Hosseini等32名研究人员。本文的合著者。
从FinFET到Forksheet * Forksheet，这是IMEC提出的新兴设备架构，它是Nanosheet的自然扩展。与纳米片相比，其通道由叉形门结构控制，这是通过引入“介电壁”来实现的。
在对栅极进行构图之前，在p和nMOS器件之间形成栅极。壁在物理上将p栅极沟槽与n栅极沟槽分隔开，从而允许更紧密的n到p间距。
* CFET（全称ComplementaryFET）是一种新型的晶体管结构，可垂直排列nMOS和pMOS。通过最小化ContactPolyPitch（PP），可大大减小CMOS和SRAM的面积。
制作方法IMEC团队首次演示了在300mm晶圆的底部pMOSFinFET上构造nMOSnanosheet的CFET制作过程。由于N / P比更紧凑，所以通过“单片方法”制备的CFET变得更容易。
与通过“顺序方法”制备的CFET相比，具有更低的寄生电阻（REFF）和电容（CEFF），从而获得更高的性能增益。 CFET结构滑动示意图：CFET RO性能制备过程中的关键步骤和寄生参数测试滑动视图：制备过程中晶体管横截面的TEM图像。
前景这项研究是新集成电路工艺研究和开发中的重要成就。所谓的“整体方法”指的是“整体方法”。
CFET器件在更紧凑的空间中提供了更好的晶体管理论性能，并且被认为是1nm工艺中的重要技术路线之一。 IMEC提出并部分验证了该方向的实际性能。
该过程的发展具有关键的指导意义。新材料，新器件结构和各种路线（例如异构CFET）。
哪种解决方案将赢得晶圆厂的青睐，并成为最终产品的答案，这一点也非常重要。值得期待。
该团队介绍了IMEC，其全名是：大学微电子学中心，它是比利时微电子学研究中心。它是一家成立于1984年的科学技术研发中心，总部位于鲁汶。
IMEC在战略上定位为全球领先的前瞻性重大创新。
